由于能小縮減輸出電容器和感應(yīng)器尺寸從而節(jié)省板空間，具有更快轉(zhuǎn)換頻率的直流-直流（DC/DC）轉(zhuǎn)換器正變得越來越受歡迎。而另一方面，由于處理器內(nèi)核電壓降至1V以下，任務(wù)周期縮短了，在更快頻率下很難獲得低電壓，使得負(fù)載點(diǎn)電源的需求不斷增加。
很多電源IC供應(yīng)商都在積極地推銷號稱能節(jié)省空間的更快的DC/DC轉(zhuǎn)換器。一個DC/DC轉(zhuǎn)換器能夠以1MH在甚至2MHz的頻率轉(zhuǎn)換，這聽起來似乎很不錯，但是在考慮電源系統(tǒng)的時(shí)候，不能光看到尺寸和效率。下面我們來看幾個例子，這幾個例子都顯示了轉(zhuǎn)換頻率更高時(shí)的優(yōu)點(diǎn)和缺點(diǎn)。
選擇一個應(yīng)用
我們設(shè)計(jì)并構(gòu)建了三種不同電源來展示高速轉(zhuǎn)換頻率的利弊。這三種電源的輸入電壓都是5V，輸出電壓都是1.8V，輸出電流3A。這是DSP、ASIC和FPGA等性能處理器的通用要求。為了限定濾波器設(shè)計(jì)和性能，允許的波紋電壓設(shè)在20mV，大約是輸出電壓的1％；峰至峰感應(yīng)器電流設(shè)為1A。
我們來對比一下這三種頻率分別為的350, 700和1600 kHz的電源的利弊。三種方案都使用頻率1.6 MHz、低電壓、帶MOSFET的TPS54317型3 A同步降壓DC/DC轉(zhuǎn)換器作為調(diào)壓器。
選擇感應(yīng)器和電容器
感應(yīng)器和電容器都是依照下面的簡單公式來選擇的：
Equation 1:
V = L x di/dt
Rearranging: L ≥ Vout x (1-D)/(ΔI x Fs)
where: ΔI = 1 A peak-to-peak; D = 1.8 V/5 V=0.36
等式1：
V = L x di/dt
Rearranging: L ≥ Vout x (1-D)/(ΔI x Fs)
此處 ΔI = 1 A峰至峰; D = 1.8 V/5 V=0.36
等式2:
I = C x dv/dt
Rearranging: C ≥ 2 x ΔI/(8 x Fs x ΔV)
此處 ΔV = 20 mV, I = 1 A 峰至峰
等式2中假定使用了一個有可忽略串聯(lián)電阻的電容器－陶瓷電容器即是如此。由于它的低電阻和小尺寸，三種方案都選用了陶瓷電容器。上面等式2中2的乘數(shù)是隨DC偏置出現(xiàn)的電容降，因?yàn)檫@一影響沒有算在大多數(shù)陶瓷電容器的數(shù)據(jù)表內(nèi)。
圖1的電路用來評估測試臺上每個方案的性能
 |
|
圖1：TPS54317參考示意圖
|
在示意圖中沒有數(shù)值的元件就是在各個方案中被更改的元件。輸出濾波器由L1和C2組成。三種方案中所有這些元件的數(shù)值都在表格1中列出，并根據(jù)上面等式結(jié)果來選擇。
 |
|
表格1：頻率分別為350kHz, 700kHz,和1600 kHz時(shí)的電容器和感應(yīng)器選項(xiàng)
|
必須注意，隨著頻率的增加，每個感應(yīng)器的DC電阻會減小。這是因?yàn)槿?shù)越少所需的銅線長度就越小。誤差放大器補(bǔ)償元件則根據(jù)每個轉(zhuǎn)換頻率而單獨(dú)設(shè)計(jì)。本文暫不討論如何選擇補(bǔ)償數(shù)值。
最小啟動時(shí)間
數(shù)字轉(zhuǎn)換器－數(shù)字轉(zhuǎn)換器集成電路（IC）在最小可控制啟動時(shí)間上有限值，即脈寬調(diào)制（PWM）電路可獲得的最窄脈寬。在降壓轉(zhuǎn)換器中，場效應(yīng)晶體管(FET)在一個轉(zhuǎn)換周期內(nèi)處于開啟狀態(tài)的時(shí)間比成為任務(wù)周期，等于輸出電壓和輸入電壓之比。
上面例子中的TPS54317型轉(zhuǎn)換器任務(wù)周期為0.36 (1.8V/5.0V)，最小啟動時(shí)間為數(shù)據(jù)表中所示的150ns（最大值）?？煽刂泼}寬的限制產(chǎn)生了可獲得的最小任務(wù)周期，根據(jù)等式3可以很容易算出來。一旦知道了最小任務(wù)周期，就可以計(jì)算出最低可獲取輸出電壓，如等式4和表格2中所示。最低輸出電壓也受到轉(zhuǎn)換器參考電壓限制，TPS54317的最低輸出電壓為0.9V。
等式3:
最小任務(wù)周期＝最小啟動時(shí)間x 轉(zhuǎn)換頻率
等式4:
最低輸出電壓＝輸入電壓x 最小任務(wù)周期（受TPS54317參考電壓限制）
 |
|
表格2：最小啟動時(shí)間為150ns時(shí)的最低輸出電壓
|
此處可以在1.6MHz轉(zhuǎn)換頻率的情況下產(chǎn)生1.8V的輸出電壓。但是，即便頻率是3MH在，最可能低的輸出電壓也會被限制在2.3V。還有個方法就是降低輸入電壓或者降低頻率。在選擇轉(zhuǎn)換頻率之前，最好檢查一下DC/DC轉(zhuǎn)換器數(shù)據(jù)表，以確保一個最小可控制啟動時(shí)間。
脈沖跳躍
如果DC/DC轉(zhuǎn)換器不能以足夠快的速度消除柵極脈沖以保持所需的任務(wù)周期，就會產(chǎn)生脈沖跳躍。電源會試著調(diào)節(jié)輸出電壓，但是波紋電壓會隨著脈沖的進(jìn)一步分離而增大。由于脈沖跳躍的原因，輸出波紋會顯示出分諧波成分，由此可能產(chǎn)生噪音。而由于IC可能不會對一個大的電流尖峰作出反應(yīng)，也有可能電流限制電路不能繼續(xù)正常工作。有時(shí)由于控制器沒有正常工作，控制回路可能也會不穩(wěn)定。最小可控制啟動時(shí)間是一個很重要的因素，因此最好要核對DC/DC轉(zhuǎn)換器數(shù)據(jù)表中的規(guī)格，以確認(rèn)獲得最好的頻率和最小啟動時(shí)間組合。
效率和功率消耗
在設(shè)計(jì)電源時(shí)，DC/DC 轉(zhuǎn)換器的效率是需要考慮的最重要因素之一。如果效率太差，就會導(dǎo)致高功率消耗，需要在電路板上借助散熱器或者PCB上更多的銅線才能處理好。功率消耗也會需要更多的電源上行。功率消耗有下面幾個成分：
這里的三個方案的損耗來自FET驅(qū)動損耗、FET轉(zhuǎn)換損耗和感應(yīng)器損耗。FET電阻和IC損耗是一樣的，因?yàn)槿齻€方案使用同樣的IC。由于每個方案都使用了陶瓷電容器，電容器損耗可以忽略不計(jì)，因?yàn)樗鼈兊牡刃Т须娮韬艿?。為了顯示高頻率轉(zhuǎn)換的效果，圖2對每個方案的效率進(jìn)行了測量和闡述。
 |
|
圖2：輸入電壓5V輸出電壓1.8V時(shí)不同頻率的不同效率
|
上圖清晰地顯示出效率隨著轉(zhuǎn)換頻率的增加而降低。為了能在任何頻率情況下都改進(jìn)效率，需要一個具有低Rds (on)、閘電壓或全負(fù)載時(shí)靜止電流規(guī)格的DC/DC轉(zhuǎn)換器，或者等效電阻更低的電容器和感應(yīng)器。
大小
表格3顯示了感應(yīng)器和電容器的數(shù)值，以及PCB所需板面面積
 |
|
表格3：元件大小和總面積要求
|
電容器或感應(yīng)器的推薦板面面積是比單個元件稍大一些，以上三個方案都要將板面面積大小計(jì)算在內(nèi)。然后，總面積的大小就是將各個元件所占面積相加，包括IC和濾波器的板面面積，以及所有其它小的電阻器和電容器乘以2，以作為元件間隔。從350 kHz 到1600 kHz能節(jié)省的面積很大，濾波器大小可以減少50％，板空間減少35％，節(jié)省了將近100 mm2。
但由于電容值和電感值不能降為零，必定會符合回報(bào)消減規(guī)律。換句話說，提高頻率不能無限制地降低總體面積，因?yàn)檫m當(dāng)尺寸的批量生產(chǎn)的感應(yīng)器和電容器是有限定范圍的。
瞬間反應(yīng)
瞬間反應(yīng)是衡量電源性能等級的一個很好的指標(biāo)。我們利用每個電源的在更高轉(zhuǎn)換頻率下的波德圖來進(jìn)行對比。如圖3所示，每個電源的相位補(bǔ)角都在45度到55度之間，這是一個抑制效果不錯的瞬間反應(yīng)。
 |
|
圖3：批量為350 kHz, 700 kHz和1600 kHz.時(shí)的波德圖
|
交越頻率大約是轉(zhuǎn)換頻率的1/8。當(dāng)使用一個快速轉(zhuǎn)換的DC/DC轉(zhuǎn)換器時(shí)，要確保電源IC誤差放大器有足夠的帶寬來支持一個高交越頻率。TPS54317的誤差放大器單位增益帶寬一般是5MHz。表格4顯示了實(shí)際瞬間反應(yīng)次數(shù)和相關(guān)電壓峰值過沖值。
 |
|
表格4：瞬間反應(yīng)
|
轉(zhuǎn)換頻率越高就帶寬越大，過沖值就越低。低瞬間電壓過沖對于一些新的性能處理器是必須的，因?yàn)樗鼈兊恼{(diào)節(jié)精度要求可能包括瞬時(shí)電壓峰值是3％。
當(dāng)需要更高的輸出電流時(shí)，德州儀器的TPS40140型可堆疊、雙通道并使用外部MOSFET的1 MHz DC/DC控制器可以滿足要求?？焖俎D(zhuǎn)換頻率的優(yōu)勢可以通過交叉多個功率階段并將之從相位中轉(zhuǎn)換出去來實(shí)現(xiàn)。
例如，可以將四個頻率分別為500kHz的輸出堆在一起，就行成了2MHz的有效頻率。這樣作的好處是可以減少波紋，降低輸入塊電容，加快瞬間反應(yīng)，并通過在電路板上擴(kuò)散功率消耗來改進(jìn)熱量管理。最多可以將8個TPS40140通過數(shù)字總線連在一起并實(shí)現(xiàn)相位同步，最大有效頻率高達(dá)16MHz。
總結(jié)
設(shè)計(jì)轉(zhuǎn)換器時(shí)要進(jìn)行利弊權(quán)衡。更小的面積、更快的瞬間反應(yīng)和更小的電壓過沖和下沖是本文談到的“利”，而功率的降低和散熱的增加則是“弊”。
如果突破了極限，可能會產(chǎn)生一些問題，比如脈沖跳躍和噪音。在為高頻率應(yīng)用選擇DC/DC轉(zhuǎn)換器時(shí)，要核查制造商的數(shù)據(jù)表，以確認(rèn)一些重要的規(guī)格，例如最小啟動時(shí)間、誤差放大器的增益帶寬、FET電阻和轉(zhuǎn)換損耗等。在這些規(guī)格上有良好性能的集成電路可能成本會更高，但卻物有所值，而且在遇到設(shè)計(jì)難題時(shí)更容易使用。
評論列表
我要評論